IVC-4000_深圳长欣自动化设备有限公司

产品中心

IVC-4000
品牌：ICOS
规格：IVC-4000
材质：IVC-4000
更新时间：2015-05-23
联系方式

15359298206 / 0592-2350733
周忆女士（销售工程师）
举报

收藏该店铺
已收藏

详细信息

IVC-4000

多重配置的硬件主要包括FPGA板卡和贮存配置文件的FLASH芯片。FPGA选用XILINX公司Virtex-5系列中的ML507，该产品针对FPGA多重配置增加了的内部加载逻辑。FLASH芯片选用XILINX公司的SPI FLASH芯片M25P32，该芯片存贮空间为32 Mb，存贮文件的数量与文件大小以及所使用的FPGA芯片有关。实现多重配置首先要将FPGA和外部配置存储器连接为从SPI FLASH加载配置文件的模式。配置电路硬件连接框图如图1所示。

　　多重配置电路图

　　在FPGA配置模式中，M2，M1，M0为0，0，1，这种配置模式对应边界扫描加上拉，FPGA在这种模式下所有的I/O只在配置期间有效。在配置完成后，不用的I/O将被浮空［5］.M2，M1，M0三个选择开关对应于ML507开发板上的SW3开关中的4，5，6位，在FPGA上电之前将上述开关拨为0，0，1状态。

　　1.2软件设计

　　从软件设计的角度可以将FPGA多重配置主要分为两个部分。第一部分是用户自己开发的程序，这一部分包括用户要在FPGA上边实现的功能，同时也包括为重载模块提供时钟信号，以及触发信号，本文触发信号是通过用户程序编写串口通信协议栈来接收PC端传输的数字作为触发信号。第二部分是FPGA重载配置模块。FPGA多重配置首先要调用ICAP核，当满足触发条件后，采用状态机编码的方式对ICAP核进行赋值配置。FPGA多重配置的软件结构图如图2所示。

　　软件结构图

　　重载模块首先要调用ICAP核。ICAP原语在Xilinx的编译软件ISE中调用，调用路径为Edit→LanguageTemplates，VHDL/Verilog→Device Primitive Instantia-tion→Virtex5FPGA→Config/BSCAN Components→In-ternal Config Access Por（t ICAP_VIRTEX5）。

　　ICAP_VIRTEX5调用接口如下：

　　ICAP核支持X8，X16，X32三种数据带宽模式。在整个FPGA重配置的过程中并没有用到ICAP核的输出，因此在重载模块的状态机控制程序中不关注BUSY，O信号的值，可以不对它们赋值。用户程序在使用接口时只需对CE，CLK，I，WRITE4个信号不断赋值来发送命令。

　　在调用了ICAP核接口之后，通过Verilog编码的方式实现状态机。通过状态机发送IPROG指令给ICAP核，ICAP核在接收到这些指令后会根据指定的地址自动加载配置文件。致力于提供功率、、可靠与半导体技术方案的供应商美高森美公司（Microsemi Corporation，纽约纳斯达克交易所代号：MSCC）宣布为其主流SERDES-based SmartFusion?2 系统级芯片（SoC） FPGA和IGLOO?2 FPGA器件提供全新小尺寸解决方案。这两款FPGA器件采用非易失性Flash技术，可省去外部配置存储器，为设计人员提供了业界现有的小占位面积的器件。新封装的推出扩大了美高森美真正基于快闪技术的可编程逻辑器件产品组合，为两种产品系列增添了多种小尺寸封装，包括FCS325 11x11mm、VF256 14x14mm、FCV484 19x19和VQ144 22x22mm。

　　美高森美市场营销总监Tim Morin表示：“客户对于高可靠性、性和小占位面积SoC FPGA 器件和FPGA解决方案需求不断增加，这正是我们为新的主流FPGA产品提供多种小尺寸解决方案的催化剂。我们很高兴扩展了主流FPGA产品的组合，为客户提供更多的竞争优势。”

　　美高森美基于快闪技术的主流FPGA本身具有较小的电路板空间需求，而全新小外形尺寸解决方案的推出更进一步扩大这项优势。例如，配置一个 90K LE 基于SRAM的FPGA 器件所需的SPI flash 约占用100 平方毫米（mm）的额外电路板空间，这大约是采用11x11封装的M2S090器件所占用的全部面积。除了节省多达50%的PCB空间之外，与同类FPGA产品相比，新封装解决方案更通过减少器件外部互连数目而提高了系统可靠性。

　　经优化的新小外形尺寸解决方案可用于通信、军事/国防、工业自动化、汽车和视频/成像市场，可满足业界对更小占位面积解决方案日益增加的需求，同时也扩大了美高森美在这些市场的范围。这项优势不但为客户提供了更低的总体运营成本，而且为诸如 Smart SFP?、的公共无线电和小外形尺寸地球物理学传感器等应用的设计人员，提供了现今市场上具有先进的性、高可靠性和低功耗之FPGA器件。

　　关于SmartFusion2 SoC FPGA

　　美高森美公司的SmartFusion2 SoC FPGA用于满足关键性通信、工业、国防、航空和医疗应用对先进的性、高可靠性和低功率的基础要求，SmartFusion2在内部集成了可靠的基于快闪FPGA架构、一个166 MHz ARM Cortex-M3处理器、先进的处理加速器、DSP模块、SRAM、eNVM和业界需要的通信接口，所有组件均集成在单一芯片上。

　　关于IGLOO2 FPGA

　　美高森美公司的IGLOO2 FPGA器件通过提供基于LUT的架构、5G收发器、高速GPIO、RAM模块、存储器子系统，以及DSP模块，采用具有差异性的经过成本和功率优化的架构，延续了公司满足现今成本优化FPGA市场需求的重点策略。与前代器件相比，新一代IGLOO2架构提供了高出五倍的逻辑密度和超过三倍的架构性能，并且结合了一个非易失性基于快闪的架构，与其同级的其它产品相比，具有大数目的通用I/O、5G SERDES接口和PCIe端点。IGLOO2 FPGA提供业界佳的功能集成，以及低功率、高可靠性和先进的性。IPROG指令的作用是对FPGA芯片进行复位操作，该复位操作对FPGA内部的应用程序进行复位，复位过程中除配置管脚和JTAG管脚，其他输入/输出管脚均为高阻态。完成复位操作后，将默认的加载地址用热启动地址寄存器（Warm Boot Start Address，WB-STAR）中的新地址替换。

　　在发送IPROG指令之前，需要对ICAP核进行预配置。重载控制模块在收到触发信号后，第一个时钟周期将ICAP核的WRITE信号和CE信号置高，第二个周期将WRITE信号置底，CE信号置高，第三个周期将WRITE信号置底，CE信号也置底。接着在下面的8个时钟周期里，将指令队列中的控制命令逐个发出。状态机指令流程如图3所示。

　　状态机指令流程图

　　在状态机发送IPROG指令的过程中，为了保证ICAP核接收到正确的指令，每一个发送出去的命令和数据遵循SelectMAP数据顺序。SelectMAP数据顺序是将每个指令都按字节划分，划分后每个字节的数据都按比特位翻转。如果为“X32”模式，则划分为4个字节，每个字节进行位翻转。图4以“X16”为例说明Se-lectMAP数据顺序。

　　Se-lectMAP数据顺序

　　当状态机从用户程序接收到一个触发条件后，会发送一系列如图3所示的IPROG命令。Verilog编码实现状态机的过程中，按照图3给出的指令顺序发送这些IPROG命令，否则无法正确的与ICAP核通信。同时这些指令都具有自己特殊的定义而且服从Select-MAP数据顺序，否则无法通信。IPROG指令的具体定义及说明如表1所示。

　　IPROG指令定义

　　在上述配置指令过程中，第五步Warm Boot StartAddress Register（WBSTAR）指定了满足触发条件的比特流在SPI FLASH中的起始地址，WBSTAR被赋值的地址和即将配置的bit流在SPI FLASH中的物理位置相同，否则FPGA就无法从外部读取bit流。WBSTAR被赋值的数值都是提前根据程序的要求计算好的。计算WBSTAR值的时候需要了解WBSTAR寄存器每一位的具体含义，如图5所示。

RS3 01984-4080-0001 DISCRETE FIELD INTERFACE MODULE 32 POINTS

RS3 01984-4121-0001 ISOLATED DISCRETE TERMINATION PANEL A

RS3 01984-4121-0001 ISOLATED DISCRETE TERMINATION PANEL B

RS3 01984-4121-0002 ISOLATED DISCRETE TERMINATION PANEL A

RS3 01984-4124-0001 ISOLATED DISCRETE TERMINATION PANEL B

RS3 01984-4124-0001 ISOLATED DISCRETE TERMINATION PANEL A

RS3 01984-4124-0001 ISOLATED DISCRETE TERMINATION PANEL B

RS3 01984-4164-0004 COORDINATOR PROCESSOR IV+

RS3 01984-4205-0001 COMM TERM PANEL II

RS3 01984-4383-0001 MAIO TERMINATION PANEL

RS3 01984-4398-0001 LOOP POWER MODULE

RS3 01984-4414-1001 16 POINT ANALOG INPUT FIELD INTERFACE MODULE 4-20 mA

RS3 01984-4418-0001 16 POINT ANALOG OUTPUT FIELD INTERFACE MODULE 4-20 mA

RS3 105S QUANTUM HARD DRIVE

RS3 10P50400006 MULTI-PURPOSE CONTROLLER II

RS3 10P50400006 MULTI PURPOSE CONTROLLER II

RS3 10P50870004 COORDINATOR PROCESSOR IV+

RS3 10P52760001 PEERWAY TAP A

RS3 10P53520006 DISCRETE FIELD INTERFACE MODULE LOW SIDE SWITCH

RS3 10P54040004 16 POINT ANALOG INPUT FIELD INTERFACE MODULE

RS3 10P54770001 ISOLATED DISCRETE TERMINATION PANEL

RS3 10P55270010 OI PROSSESOR V

RS3 10P56500001 CONTROLLER CARD FILE

RS3 10P56620002 AC POWER DISTRIBUTION 115 VAC

RS3 2060S ARCHIVE TAP DRIVE 60MB

RS3 2150S ARCHIVE TAP DRIVE 150MB

RS3 21F8568 TANDBERG TAPE DRIVE 150MB

RS3 232XSS EXPANDABLE SMART SWITCH

RS3 5945 S-1 ARCHIVE TAP DRIVE 45MB

产品中心

IVC-4000

站内搜索

产品分类

证书荣誉

联系我们