K0143AA-P K0143AC-A

K0143AA-P K0143AC-A

A/D 逻辑模块的任务是根据ADS1174 的转换时序图，在芯片的引脚发出或接收相应的信号，使得ADS1174完成启动、配置和数据读取操作。其控制操作如下：首先配置ADS1174 的相关参数，包括运行模式、接口类型等，然后通过查询ADS1174的DRDY信号来判定数据转换是否完成，开始读取数据，后将读得数据进行串并转换，同时完成数据的缓存。A/D逻辑模块每完成一次信号采样，则等待下一次触发脉冲的到来。

　　（3）数据处理模块

　　数据处理模块的功能是提取出多普勒测振计信号中的频移信号，本设计采用如图4 所示的信号处理算法，通过微分和乘加运算，同时结合流水线的设计方法来实现。微分运算的处理是将前一个数据延迟一个单位时间，用当前的数据减去前一个数据得到的。通过宏模块构建16 b × 16 b有符号乘法器来实现乘法运算，同时为了避免溢出，对乘法运算结果适当截位。相关除法器操作则与乘法器类似。

　　信号处理算法

　　（4）双口RAM模块

　　本文设计中双口RAM 用于存储经过处理的数据，一方面通过RS 232 接口提供给上位机操作，另一方面通过DAC8551转换成模拟信号。双口RAM拥有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统或设备同时对其进行随机性访问。该双口RAM 模块是通过调用Quartus Ⅱ自带的参数化模型库实现的，容量为4 KB.

　　（5）数据通信模块

　　RS 232采用的是异步通信协议，基本的异步通信只需包括通信发送端和通信接收端两根信号线。该模块由三个子模块组成：波特率发送器模块、数据发送模块、数据接收模块。波特率发生器模块主要用于产生接收模块和发送模块的时钟频率，其实质是一个分频器，数据接收模块的作用就是将接收到的串行数据转换成并行数据并输出，数据发送模块的作用相当于一个移位寄存器，其功能就是按照的波特率将移位寄存器中的数据一位一位移出。数据收发过程是通过状态机实现的，设计中波特率发生器模块的输出时钟为实际串口数据波特率的16倍，当输入线路逻辑发生跳变时，开启采样计数器，当计数器计数到起始位数据中间时刻时即可认定接收到的数据是起始位数据，依次类推，只有计数器计数到每个数据的中间位置时才开始采集该数据。

　　3 仿真验证

　　激光多普勒测振计信号采集与处理系统采用MentorGraphics公司Modelsim软件进行仿真验证。数据通信模块仿真波形如图5所示。其中，first发生跳变会引起数据发送使能信号的翻转，从而给UART传输系统中数据发送模块一个使能信号。clk16x_rx，clk16x_tx是由波特率发送器产生的16倍于系统时钟的信号，分别作用于数据接收模块和数据发送模块。按照时间顺序由低字节到高字节发送一帧数据0，1，0，0，1，1，1，0，1，1，当数据发送使能信号低电平有效时，被采样的数据经由数据发送模块发送出来。由此证明数据通信模块能够正常工作。

　　数据通信模块仿真波形

　　系统仿真波形如图6 所示。dina，dinb 是由计算机随机产生的两路多普勒正交信号，经过ADS1174 模数转换输出给FPGA，经过信号处理模块、双口RAM 模块以及DA控制模块，从dout口输出给DAC8551芯片进行数模转换。

　　系统仿真波形数据分配矩阵即矩阵开关，顾名思义，指结构为行列交叉排布的开关产品，其特点为每个节点连接一个行 /列，每个节点可以单独操作，通过设置节点的不同组合可以实现信号的路由。矩阵开关的主要优势在于其简化的部线，整个测试系统可轻松地动态改变其内部连接路径而无须外部手动干预。矩阵开关的使用非常灵活方便，是目前程控开关产品中品种多的产品，在汽车电子、半导体测试、航空航天等领域得到了广泛的应用。

　　FPGA具有运行速度快，内部逻辑资源丰富，外围I/O口数量多等优点，因此本设计选用FPGA作为核心器件。

　　1 系统结构及功能

　　本设计是为了实现64位输入信号到64位输出的任意无交叉的切换，即输入与输出是一一对应的。由于本设计是针对基带数字信号，而设计中选用的晶振频率为25 MHz，因此根本不用考虑FPGA处理异步时钟域数据传输的问题，只需直接将对应的输入信号经电平转换后，经译码后直接输出到相应的某路输出接口即可。

　　上位机ARM 通过串口向FPGA 发送接口的连接信息，FPGA根据接收到的数据进行译码，将对应的输入与对应的输出连接起来，实现规定链路的连接。考虑到所含资源以及管脚数量，本设计方案选用Altera公司Cyclone Ⅲ系列EP3C25F256型FPGA.选用了4块32路的电平转换芯片实现5 V 信号向FPGA 能够识别的TTL 信号的转换。

　　其结构框图如图1所示。

　　系统框图

　　2 上位机设计

　　上位机的界面如图2 所示。在相应的输入通道文本框里输入0~64，点击“确定”按钮后，首先对文本框里所有的数据进行比较判断，如出现重复则进行报错，提示重新输入。无误后，通过串口按输出接口顺序依次向FPGA发送64条接口的连接指令。每一条指令包含3 B，第一个字节为信息头“AA”，若FPGA接收到的某条指令的头字节不是“AA”，则无返回信息，上位机将重新发送这条指令直到正确为止。第二个字节为输入端口字节，即对应文本框中的数字，如没有输入数字则默认发送0，所以如需端口某条链路断开只要在相应的文本框中输入0，点击确定即可。第三个字节为输出端口对应的数据，按1到64顺序发送。图2中的“远控”按钮为预留的用作计算机远控使用。

　　上位机界面多道脉冲幅度分析仪和射线能谱仪是核监测与和技术应用中常用的仪器。20世纪90年代国外就已经推 出了基于高速核脉冲波形采样和数字滤波成型技术的新型多道能谱仪，使数字化成为脉冲能谱仪发展的重要方向。国内谱仪技术多年来一直停留在模拟技术水平上， 数字化能谱测量技术仍处于方法研究阶段。为了满足不断增长的能谱仪需求，迫切需要研制一种数字化γ能谱仪。通过核脉冲分析仪显示在显示器上的核能谱 帮助人们了解核物质的放射性的程度。

　　1 数字多道分析仪的优势

　　国内很大一部分学者采用核谱仪模拟电路的方式实现脉冲堆积的处理。由于整个过程都是由模拟电路来实 现，所以一直受到多种不利因素的困扰：模拟滤波成形电路有限的处理能力达不到佳滤波的要求；模拟系统在高计数率下能量分辨率显着下降，脉冲通过率低；模 拟电路固有的温漂和不易调整等特点，导致系统的稳定性、线性及对不同应用的适应性不高；在脉冲波形识别、电荷俘获效应校正等更复杂的应用场合模拟系统无法 胜任。

　　相比来看，数字脉冲幅度分析系统的性能显着优于模拟脉冲分析器。数字分析器有以下几点优点：通过软 件实现，提高了系统的稳定性与可靠性；可以利用数字信号处理方法针对输入噪声特点实现优化设计，达到佳或准佳滤波效果；处理速度快，反堆积能力强，相 同能量分辨率下脉冲通过率更高；参数由程序控制，调整方便、简单。

　　2 总体设计

　　本方案设计了一种基于可编程门阵列的多道脉冲幅度分析器的硬件平台。图1即为总体设计框图，探测器 输出的核脉冲信号经前端电路简单调理后，经单端转差分，由采样率为65 MHz的高速ADC 在FPGA 的控制下进行模/数转换，完成核脉冲的数字化，并通过数字核脉冲处理算法在FPGA内形成核能谱，核能谱数据可通过16 位并行接口传输至其他谱数据处理终端，也可通过LVDS/RS 485接口实现远程传输。特别需要注意的是，由于高速AD前置，调理电路应该满足宽带、高速，且电路参数能够动态调整的需要，以适应不同类型探测器输出的 信号，从而地发挥数字化技术的优势。

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363972-150 HW DIGI-INPUT, 24 VDC

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 80363975-150 HW DIGI-OUTPUT,32

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51304754-150,HDW HIGH LEVEL ANALOG-INPUT

TDC3000 51403422-150,HDW HIGH PERFORMANCE COM/CONTROL

TDC3000 51403422-150,HDW HIGH PERFORMANCE COM/CONTROL

TDC3000 51309276-150, HIGH PERFOMANCE I/O LINK

TDC3000 51309276-150, HIGH PERFOMANCE I/O LINK

TDC3000 51304362-150 LOW ANALOG LEVEL MUX